半導(dǎo)體集成電路CMOS電路檢測(cè)

檢測(cè)流程

1、寄樣

2、初檢樣品

3、報(bào)價(jià)

4、雙方確定，簽訂保密協(xié)議，開始實(shí)驗(yàn)。

5、結(jié)束實(shí)驗(yàn)

6、郵寄檢測(cè)報(bào)告

檢測(cè)標(biāo)準(zhǔn)

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-20005.4

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-2000 5.5

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-2000 5.6

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-2000 5.7

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-20005.8

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-20005.9

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-2000 5.10

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-2000 5.11

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-2000 5.12

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-2000 5.13

半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理 SJ/T 10741-20005.14

檢測(cè)項(xiàng)目

輸入正向閩值電壓VIT+，輸入負(fù)向闌值電壓VIT-，帶后電壓△VT，輸出高電平電壓VOH，輸出低電平電壓VOL，輸入高電平電流IIH，輸入低電平電流IL，輸出高電平電流IOH，輸出低電平電流IOL，輸出高阻態(tài)時(shí)高電平電流IOZH，輸出高阻態(tài)時(shí)低電平電流IOZL

檢測(cè)周期：7-15個(gè)工作日，試驗(yàn)可加急